PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-299683

(43) Date of publication of application: 11.10.2002

(51)Int.CI.

H01L 33/00

(21)Application number: 2001-095973

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

29.03.2001

(72)Inventor: SAEKI AKIRA


(54) SEMICONDUCTOR ELEMENT MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To avoid a great stress due to heat treatment for forming semiconductor layers by

bonding.

SOLUTION: The method comprises a step for laminating a second semiconductor layer laid with a second adhesive layer 2 formed on a Gap substrate 1, on a first semiconductor layer 14 composed of semiconductor layers 17, 16, 8-3 formed on a GaAs substrate 12, then first heat treating at 350-400°C to mutually adhere bonding interfaces. Hereafter, the GaAs substrate 12 is removed and secondly heat treating at 700-800°C. The first heat treatment is at low temperatures enough to reduce stress occurring in the GaAs substrate 12 and the Gap substrate 1, and removing the former substrate 12 prior to the second heat treatment reduces stress occurring in the Gap substrate 1 to result in tightly adhered bonding interfaces.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特期2002-299683 (P2002-299683A)

(43)公開日 平成14年10月11日(2002.10.11)

(51) Int.CLT

量別記号

PI

テーマコート*(参考)

H01L 33/00

H01L 33/00

A 5F041

審査請求 未請求 請求項の数6 OL (全 12 頁)

(21)出願番号

(22)出題日

特数2001-95973(P2001-95973)

平成13年3月29日(2001.3.29)

(71) 出題人 000003078

株式会社東芝

和京都港区芝油一丁目1番1号

(72)発明者 佐伯 充

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン

夕一内

(74)代籍人 100058479

弁理士 鉛江 武彦 (外6名)


最終質に続く

(54) 【発明の名称】 半導体率子の製造方法

(57)【要約】

【課題】 半導体層を接着して形成する際、無処理によ り大きな応力が発生していた。

【解決手段】 GaAs基板12上に形成した各半導体 昭17、15、8~3により構成される第1の半導体層 14に、GeP1基板上に形成した第2接基層2により 構成される第2の半導体層を貼り合わせ、350~40 0℃で1回目の熱処理をする。このため、接合界面は相 互に接寄される。この後、GaAs 華板12を除去し、 700~800℃で2回目の熱処理をする。このよう に、1回目の熱処理は低温であるためG8AS基板12 及びGaP基板1に発生する応力を低調でき、また、予めGaAs基板12を除去しているため、2回目の熱処 理をする際、GaP基板1に発生する応力を低減し、且 つ接合界面は強固に接着される。



【特許諸求の範囲】

【請求項 1】 半路休房基板上に少なくとも1つの半路 休房を含む第1の半路休房を形成する工程と、 前記半路休房上に第2の半路休房を配置する工程と、 前記半路休房上に第2の半路休房、第2の半路休房を第 1の温度で熱処理する工程と、

前記半導体基板を除去する工程と、

前記第1の半導体層及び第2の半導体層を前記第1の温度より高い第2の温度で熱処理する工程とを具備することを特徴とする半導体素子の製造方法。

【請求項 2】 前記半導体基板はGaAs基板であっ

が記第1の半導体層は前記GョAS基板上に形成されたパッファ層と、このパッファ層上に形成されたコンタクト層と、このコンタクト層上に形成された電流拡散層と、この第1のクラッド層上に形成された第1のクラッド層と、この第1のクラッド層上に形成された第2のグラッド層と、この第2年である。10万十分では10万分では10万分では10万分であり、前記第2の半導体層はGョP基板と、このGョP基板上に形成された第2の接着層とを有しており、前記第2の半導体層はGョP基板と、このGョP基板上に形成された第2の接着層とを有しており、前記第1の温度は300~450℃であり、前記第20

前記第1の温度は300~450℃であり、前記第2の 温度は700~800℃であることを特徴とする請求項 1記載の半導体素子の製造方法。

【請求項 3】 前記半導体基板はGe As基板であっ

て、 前記第1の半導体層は前記G a A s 基板上に形成された 第2のコンタクト層とこの第2のコンタクト層上に形成 された第1のコンタクト層と、この第1のコンタクト層 上に形成されたエミッタ層と、このエミッタ層上に形成 されたペース層と、このペース層上に形成されたコレク タ層と、このコレクタ層上に形成されたサブコレクタ層 とを有しており、

前記第2の半導体層はSi基板であって、

前記第1の温度は300~500℃の範囲内であり、前記第2の温度は500~900℃の範囲内であることを特徴とする請求項 1記載の半導体素子の製造方法。

【請求項 4】 前記半導体基板はGeAs基板であっ

新記第1の半導体層は前記GeAS基板上に形成された コンタクト層と、このコンタクト層上に形成された電子 供給層と、この電子供給層上に形成された手ャネル層 と、このチャネル層上に形成されたパッファ層とを有し マセト

前記第2の半導体層はSI 基板であって、

前記第1の温度は300~500℃の範囲内であり、前記第2の温度は500~900℃の範囲内であることを特徴とする詩求項 1記載の半導体素子の製造方法。

【請求項 5】 前記半導体基板はサファイア基板であっ て、 前記第1の半導体層は前記サファイア基板上に形成され^{*} たパッファ層と、このパッファ層上に形成された接差層 とを有しており、

前記第2の半導体層はSi C基板であって、

前記第1の温度は500~600℃の範囲内であり、前記第2の温度は700~800℃の範囲内であることを特徴とする諸求項 1記載の半導体索子の製造方法。

【請求項 6】 前記半導体基板はサファイア基板上に形成された前記第1のパッファ層と、この第1のパッファ層上に形成された第2のパッファ層と、この第2のパッファ層上に形成されたストライプ層とを有しており、前記第1の半導体層は前記ストライプ層上に形成された接著層であって、

前記第2の半導体層はSi C基板であって、 前記第1の温度は500~600℃の範囲内であり、前記第2の温度は700~800℃の範囲内であることを 特徴とする請求項 1記載の半導体素子の製造方法。

【発明の詳細な説明】

(0.001

【発明の属する技術分野】本発明は、例えば In G a A I P等の半導体材料を用いた半導体素子、特に、格子定数が相互に異なる半導体層により構成される半導体素子の製造方法に関する。

[0002]

【従来の技術】半導体基板上に発光層等の半導体層を核層して形成された半導体素子が知られている。この半導体層の材料としてIngaAIP、GaAIAS、In保留を形成する際、半導体基板上にエピタキシャル成長により各層を順次接層する方法が採られている。しかしながら、従来から、結晶の格子定数が異なる半導体層を良好な状態で上記方法により形成することは困難である。

【0003】例えば、上記材料として、GeAsやGeAIAs等は高周波において係れた特性を目することが知られている。一般にはGeAsやGeAIAs等等は高周波にはGeAsやGeAIAs等等しいる。一般に同eAsや原を表する場合で表す。一般はプログラック等の半導体素子を形成する際、高密度で集積することが可能なSi材料の基準体内の表示を表示の表示を表示のようを表示の表示を表示のようを表示の表示を表示の表示を表示が対した。Siなることにより、両者の材料ととがあるとにより、両者の材料ととがあることにより、両者の材料ととのある「基板上に形成することにより、両者の材料ととののよりを体力を表示が対象とはよりをといる。したがつる。したが一て、Siなをに発生している。したがつて、Siなをに発展する方式では、高級能化が助けられている。このため、現在急速に発展する抗策電話である。このため、現在急速に発展する方式により、高級能化が助けられている。

【0004】また、InGaAIP系の材料を用いた半

築株発光衆子においては、In Ga AIPと格子定数がほぼ等しいGa As 基板が用いられる。しかし、Ga As 基板は可視光に対して透明ではない。このため、発光度から発せられた光めうちGa As 基板方向に向からしまった。これに、BDを高輝度化する上で大きな時音となっている。ところで、Ga P 基板は赤乃至緑の波長を有する光を透過することが知られている。したがって、Ga P 基板上にIn Ga AIP A付料を形成できれば、発光層から発せられた光は全方向から取り出すことができ、素子の高輝度化が可能となる。

【0005】また、GeN系の材料を用いた半導体発光素子においては、格子定数がGeNと等しく且つ入発の書具な基板が今のところ存在しない。このため、一般サファイア基板やSiCを板上に特殊な方法を用いてのCVD(Matal Organio Chemical Vapor Depositioの)によりエピタキシャル成長されている。すなわち、これらの差板上にまず約500℃のMOCVDによってルファファ層を形成する。続けてこのアモルファスパッファ層を形成する。続けてこのアモルリーに表しまが、また、アトルファスパッファ層を形成する。しかしながら、を形成はは動物であっても良好な状態でのN系材料の薄膜を形成する電にとは大きない。また、アトルファスパッフを関には困難っても良好な状態で、アモルファスパッフっとは同時であった。すらに、サファイア基板は絶縁性であった。できない。このため、電極を関して経過を関するでは、できない。このため、電極を対ファイアを振上に設ける構成とすることが、大力にに電極を設ける一般的な発光素子を形成する場合に比べ、工程数が増大する。

【0005】これらの問題は、基版上に基板とは格子定数が異なる半導体層をエピタキシャル成長により形成することが困難であることによる。そこで、この方法に代えて、それぞれ別の基板上に形成した半導体層同士を接着して形成する方法が最近用いられている。

【〇〇〇7】図24はGaP基板を使用し、上記接着による方法を用いて形成された半塔体発光素子を示している。図24において、1は例えば25〇μmの厚さるっ型のGaP基板である(以下、p型をp-、n型をn-と時記する)。このGaP基板1上に、厚さが例えば〇、5μmのp-GaPによる第2接着層2、厚さが例えば〇、〇3μm~〇、1μmのp-1nGaPによる第1接着層3が設けられている。この第2接着層2、第1接着層3は、前記GaP基板1上、後述する各半海体層を接名するために設けられる。

【0008】上記第1接書居3上には、p-!nAIPによるp-クラッド居4、InGaAIPによる活性居5、n-inAIPによるn-クラッド居6が順次形成されている。 各居の厚さは、例えば p-クラッド居6 が0、 5 μm、n-クラッド居6 が0、 5 μmである。 7 は、p-クラッド居4、活性居

5、n-クラッド層のにより構成された発光層である。 【0009】n-クラッド層の上には、例えば15μmの厚さを有する、n-lnGeAlPによる電流拡散層のが形成されている。この電流拡散層のは後述する電極が形成された電流を拡散させることにより、前記発光層7において効率よく発光させる機能を有する。

【0010】上記電流拡散層8上の中央には、例えば
0. 1μmの厚さを有する、n-GeAsによるコンタクト層9が成されている。このコンタクト層9年には
Pさが例えば0. 2μmのInGeAlPによる電流によるカバー層17を介して例えばAuGe系の表面細線電極10が設けられている。また、前記電流拡電を10が研究には、コンタクト層9を介して表面細線電極20が所端されている。また、前記GeP基振10、第2段 接着電との界面と反対面には、別えばAuZn系の表面電

【0011】上記様成とすることによって、発光層から 発せられた光を全方向から取り出すことができる。

第15 1/に元を至方向から取り出すことがしており、 (0012) 図25 は上記半導体発光素子の従来の製造 方法を示している。図25 に示すように n型のGe As 基板12上に、n - Ge As によるバッファ 層13、カ バー層17、電流ブロック層16、コンタクト層9、電 流拡散層8が頂次MOCVD (Metal Organic Chemical Vapor Deposition) によりエピタキシャル成長され る。さらに、電流拡散層8上にn - クラッド層6、活性 層5、p - クラッド層4、第1接著層3が同様に形成され れる。このようにして第1の半導体層14が形成され

【0013】 次に図25に示すように p型の GaP 基板 1上に、第2接著層2をMOCV Dにより堆積して、第2の半導体層15を形成する。この第2接著層2と第1 第4層 3とを界面として、第2の半導体層15と上記第1の半導体層14を室温で貼り合わせる。統いで、不活性ガス雰囲気中で、約700~800で1時間の熱処理を行うことにより第1の半導体層14と第2の半導体層15が接着される。この後、GaAs基板12を除去 目、5が接着される。この後、GaAs基板12を除去 最低10、11が形成され、図24に示す半導体発光 未子となる。

[0014]

「発明が解決しようとする課題」ところで、上記G e A s 基板 1 2 と G e P 基板 1 との間には熱膨張係数に大きな差がある。このため、第 1 の半導体層 1 4 と第 2 の半導体層 1 5 を熱処理により接著する際、これら基板の間に大きな応力が発生する。したがって、G e A s 基板 1 2、G e P 基板及び接着界面である第 1 の半導体層 1 4 と第 2 の半導体層 1 5 に転位やクラックが発生する。これは、各基板及び半導体層の強度を弱め、製品パッケージを組み立てる際、チップ破損の原因になる。あるいは、発光層 7 へタメージが生じ、素子の光出力、ライフ

特性等を低下させる。

【0015】 - 般に熱膨張係数の差による影響は、2つの基版の熱膨張係数の差が増大するに連れ大きくなる。 、基版の厚さが厚いほど、熱処理温度が高いほど。 自機に影響は大きくなる。そこで、上記影響を低減する ため、以下に示す方法が考えられる。

【0016】まず、各基板間の熱膨張係数差を小さくすることにより、基板間に発生する応力を小さくすることができる。しかし、熱膨張係数は材料固有の物性値であるため変えることはできない。

【0017】次に、基板の厚さを薄くすること、すなわち熱処理前にGaAs基板12を除去することが考えられる。しかし、熱処理を行う前に室温で第1の半導体度14と第2の半導体度15を張り合わせたのみでは接条強度が弱く、GaAs基板12を除去する際に、半導体層3~9、13、15、17等が剥離してしまう。

【0018】 さらに、熱処理温度を低くする方法が考えられるが、熱処理温度を下げると第1の接着層3を第2の接着層2の接着強度が低下してしまう。これら接着層1と第名で以上にする必要がある。また、接着界面で低抵抗のオーミック接触を得るためにも、熱処理温度は700℃以上であることが必要である。すなわち、接着時の熱処理温度が700℃以上であると良好なオーミック接触が得られ、素子の動作電圧は1、9V~2、0V程度まで十分に低減化できる。一方、クラックの発生を助けった。としたがって、これらの温度条件を同時に満たすことは不可能であり、熱処理温度を低くする方法も採用することはできな

【○○19】本発明は、上記課題を解決するためになされたものであり、その目的とするところは、基板上にこの基板と格子定数の異なる半導体層を形成し、且つ熱処理により発生する応力を低減できる半導体衆子の製造方法を提供しようとするものである。

[0020]

「課題を解決するための手段」本発明の半導体素子の製造方法は、上記課題を解決するため、半導体層基板上に少なくとも1つの半導体層を含む第1の半導体層を形成する工程と、前記半導体層上に第2の半導体層を配置する工程と、前記半導体基板、第1の半導体層を第1の温度で熱処理する工程と、前記第1の半導体層及び第2の半導体層を前記第1の温度は終末の半導体層及び第2の半導体層を前記第1の温度より高い第2の温度で熱処理する工程とを具備することを特徴とする。

[0021]

(発明の実施の形態)以下、本発明の実施の形態について図面を参照して説明する。

【0022】 (第1の実施形態) 本発明に係る半導体素子の断面図は図24に示す半導体素子と同様であるた

め、説明は省略する。

【0023】図1万至図4は、上記構成の半導体衆子の 製造方法を示しており、図1万至図4において図24と 同一部分は同一符号を付す。以下、図1万至図4を参照 して製造方法を説明する。

【0024】図1に示すようにGeAs基板12上に、 パッファ層13がMOOV Dによりエピタキシャル成長 し、堆鉄される。

【0025】MOCVDの材料として、例えばGa源にはTMG(トリメチルガリウム)、AI源にはTMA(トリメチルブルミニウム)、In源にはTMI(トリメチルインジウム)などの有機金属、また、アルシン、ホスフィンなどの水素化物ガスが用いられる。MOCVDも同様の条件、材料により行われる。

【0026】上記パッファ層13上に、カバー層17、電流ブロック層16、コンタクト層9、電流拡散層8、n-クラッド層6がMOCVDにより順次エピタキシャル成長により形成される。次にごれらコンタクト層9、電流拡散層8、n-クラッド層6に、n型不純物として例えばシリコンが注入される。シリコンの材料には例えばシランが使用される。

【0027】次に、n-クラッド層の上に活性層与がMOCV Dにより形成される。この活性層与の組成は、発光波長に応じて決定される。すなわち、In Ga AIP中のGaとAIとのパランスを変えることにより、このパランスに応じ赤色、植色、黄色、黄緑色、緑色の光を得られる。

【0028】 続いて上記活性暦5上にp-クラッド暦4、第1接書暦3がMOCVDにより順次形成される。この後、これらp-クラッド暦4、第1接書居3に、p型不純物として例えば亜鉛が注入される。亜鉛の材料には例えばDMZ(ジメチル亜鉛)が使用される。このようにして第1の半導体層(第1のウェハ)14が形成される。

10029] 次に、図2に示すように、GaP基板1上に第2接著層2がMOCV Dにより形成され、p型不純物が注入され、第2の半導体層(第2のウェハ)15が形成される。

【0030】次に、図3に示すように、前記第2の接等 屠2及び第1接書屠3を界面として、前記第1の半導体 屠14と第2の半導体屠15とを室温で貼り合わせる。 この後、不活性ガス雰囲気内で、約300~450℃、 好ましくは400℃で1回目の熱処理をする。こうする ことにより、第1の半導体屠14と第2の半導体屠15 が接書される。

 s 基板 1 2 を院去する際、これら半導体層 1 4、 1 5 が 接着界面で制離することを回避できる。

(0032) この後、不活性ガス雰囲気内で、約700 ~800℃、好ましくは770℃で2回目の熱処理をする。この後、パッファ層13をエッチング等により除去する。

【0033】次に、衆子両端部の電流プロック層16及びカバー層17が除去される。この後、図24に示すように、泰子中央部のカバー層17上、及び両端のコンタクト層9上にAuGe系の金属が独核され、リングラフィ工程により加工され、表面細線電極10がそれぞれ形成される。また、同様に、GeP基板1上にAuZn系の金属が維核され、リングラフィ工程により加工され、表面電極11が形成される。

りが発生することを回避できる。 【〇〇36】第1の実施形態によれば、第1の半導体層 14と第2の半導体層15とを張り合わせ、300~4 50℃で1回目の熱処理によりこれら半導体層を相互に 接着し、この後GaAs基板12を除去し、700~8 00℃で2回目の熱処理をしている。このように、1回 目の熱処理は低温であるため、第1の半導体層14と第 2の半導体層15の間に発生する応力を低減できる。ま 子のG a A s 基板 1 2を除去しているため、2回目 の無処理をする際、第2の半導体暦15、及び各半導体 13、16、17に発生する応力を低減でき る。したがって、GaP基板1、及び第1の半導体層1 4と第2の半導体層15の接着界面に転位及びクラック が発生することを回避できる。このため、 G a P 基板を 使用し、高輝度な半導体発光素子を形成しつつ、パッケ - ジング等の工程で第1接希尼と第2接著居が剥離した り、半導体チップが破損したりする問題を回避できる。

14と第2の半導体層15の接着界面に転位及びクラッ

また、発光層 7 にダメ⁴ ジが発生することを防止できるため、素子の光出力を向上することができる・

【0037】また、高温で2回目の熱処理をしているため、第1接著層3、第2接著層2間で十分な接著強度を得られ、且つ良好なオーミック接触を得られる。したがって、素子の動作電圧を低く抑えることができる。

【0038】尚、2回目の熱処理に先立ち、GaAsを 板12を全て除去する工程とした。しかし、GaAsを 板12の一部を削えば1µm程度残しておくことによっ て、後述する熱処理工程のとき、コンタクト層9乃至第 2接書暦2の各半導体層に対する熱の影響を速断することができる。

【0039】(第2の実施形態)図6は本発明の第2の実施形態を示す断面図である。第2の実施形態は、第1の実施形態を流通用し、SI基板上にGBAS系材形成で1のの実施形態を適用し、SI基板20人のの表が対域したのまなわち、図8に示すように、SI基板21人の個人はGDに関えば0.5μmの厚さのn-GBASによるサブコレクタ層22が形成されている。このサブコレクタア23及び例えば0.4μmのn-GBASにるコレクタ層23及び例えばMえばANの、このサブスとるコレクタ層424が相互に離間して設けられている。

【0040】前記コレクタ層23上の金面に厚さが例えばの、05μmのμーGeAsによるペース層25が形成されている。さらに、このペース層25上に厚さが例えばの、03μmのμートルGePによるエミッタ層25及び例えばAu系金属によるペース電極27が相互に離間して設けられている。

【0041】前記エミッタ層25上に厚さが例えばの. 2μmのn-GeAsによる第1コンタクト層28が形成されている。この第1コンタクト層28上の一部に厚さが例えばの.05μmのn-InGaAsによる第2コンタクト層29を介して例えばAu系金属によるエミッタ電優30が設けられている。

【0042】図7乃至図9は、上記構成の半導体素子の製造方法を示しており、図7乃至図9において図6と同一部分は同一符号を付す。以下、図7乃至図9を参照して製造方法を説明する。

【0043】図7に示すように、GaAs 基板12上に第2コンタクト層29、第1コンタクト層28、エミッタ層26、ペース層25、コレクタ層23、サブコレクタ層22がMOCV Dにより順次工ピタキシャル成長し、形成される。尚、MOCV Dの条件、材料は第1の実施形態と同様である。また、ペース層25には不純物として炭素が注入され、その材料として例えば4臭化炭よ(CBr4)が用いられる。サブコレクタ層22、コレクタ層23、エミッタ層26、第1コンタクト層2層と、第2コンタクト層29には材料としてシランを使用し、シリコンが注入される。

【0044】次に、図8に示すようにサブコレクタ層2

2上にSI 基板21を室温で貼り合わせた後、不活性が、 ス寿囲気中で約300~500℃、好ましくは約400℃で1回目の熱処理をする。こうすることにより、サブコレクタ屋22とSI 基板21とが接着される。

【0045】次に、図9に示すようにGaAs基板12を機械的研磨またはエッチングにより除去する。このとき、1回目の熱処理によりサブコレクタ暦22とSi基板21とが接着されているため、GaAs基板12を除去する際、サブコレクタ暦22とSi基板21が接着界面で剥離することを回避できる。この後、不活性ガスの関係内で、約500~900℃、好ましくは約770℃で2回目の熱処理をする。

【0046】この後、図5に示すように、各半導体層23、25、26、28、29がフォトリソグラフィ工程により加工され、各番権24、27、30が形成され

【0047】第2の実施形態によれば、300~500 でで1回目の熱処理によりサブコレクタ層22とSi基 板21とを接着し、この後GaAs 華板12を除去し、 500~900℃で2回目の熱処理をしている。 このた め、SI基板21及びサブコレクタ層22に転位及びク ラックが発生することなく、SI基板21上にGSAs を使用した半導体素子を形成できる。したがって、 のSi基板上にSiを材料とした従来の半導体素子とG aAsを使用した半導体素子を形成することができる。 【0048】 (第3の実施形態) 図10は本発明の第3 の実施形態を示す断面図である。第3の実施形態は、図 2と同様、Si基板上にInGaAs系材料、及びIn GaPによるMOSFETを形成している。すなわち、 図10に示すように、Si基板21上に厚さが例えば O. 5μmのGaAsによるバッファ層31が形成され ている。このパッファ暦31上に厚さが例えばロ. 01 5pmのIn Ga Asによるチャネル層32、厚さが例 えばO. DBpmのn-InGaPによる電子供給層3 3が順次形成されている。

【0049】前記電子供給層33上には厚さが例えば15μmのn-GaAsによるコンタクト層34が両端記に形成されている。一方のコンタクト層34が両端記はAu系金属によるソース電極35が形成されて他方のコンタクト層34上には例えばAu系金属によるドレイン電極35が形成されている。また、前記電子供給層3よの、ソース電極35とドレイン電極35との間には、各電極35、36と離間して別えばAu系金属によるゲート電極37が設けられている。

【0050】図11万至図13は、上記構成の半導体素 子の製造方法を示しており、図11万至図13において、図10と同一部分には同一符号を付す。以下、図1 1万至図13を参照して製造方法を説明する。

[0051] 図11に示すように、GeAs基版12上にコンタクト度34、電子供給層33、チャネル層3

2、パッファ 暦3 1 がMO CV Dにより順次 エピタキシャル成長し、形成される。 高、MO CV D の際の条件、材料は第 1 の実施形態と同様である。また、電子供給 暦3 3 及びコンタクト 暦3 4 には原料として例えばシランを用い、シリコンを注入する。 【0052】 次に、図12に示すようにパッファ 暦3 1

【0052】 次に、図12に示すようにバッファ層31上にSi基板21を室温で貼り合わせた後、不活性ガス雰囲気中で、約300~500℃、好ましくは約400で1回目の熱処理をする。こうすることにより、バッファ層31とSi基板21とが接来される。

【0053】次に、図13に示すようにGaAs 萎板12を機械的研磨またはエッチングにより除去する。このとき、1回目の熱処理によりパッファ度31とSi 基板21とが接書されているため、GaAs 基板12を検討する際、パッファ度31とSi 基板とが接等界面気内することを回避できる。この後、不活性ガス雰囲気内で、約500~900℃、好ましくは約770℃の高温で2回目の熱処理をする。

(0054) この後、図10に示すように、各コンタクト層34がフォトリソグラフィ工程により形成され、統いて各電極35~37が形成される。

【0055】第3の実施形態によれば、第2の実施形態 と同様の効果を得られる。

【OO57】前記活性層45上には厚さが例えばO.2 μmのp-GeNによるp-ガイド層46、厚さが例え ばO.4μmのp-AlGeNによるp-クラッド層4 7、厚さが例えばO.1μmのp-GeNによるコンタ クト層48が順次形成されている。

【0058】前記コンタクト層48上には例えばAuNi系の表面電極55が設けられており、前記SiC基板41上には例えばAuNi系の表面電極56が設けられている。

【0059】図16乃至図19は上記構成の半導体素子

の製造方法を示しており、図16乃至図19において、 図14と同一部分には同一符号を付す。以下、図16乃 至図19を参照して製造方法を説明する。

【0060】図16において、49は例えば厚さが25 Dumのサファイア荃板である。このサファイア荃板4 9上に厚さが例えばり、 05μmのAINによるパッファ居50を約500でのMOCVDにより形成する。 こ のパッファ暦 50上に接着暦 4 2を約 1 0 0 0℃のMO CV Dにより形成する。尚、図16乃至18に示す符号 51については、第5の実施形態で説明する。

【0061】次に、図17に示すように接着層42上に Si C基版41を筆温で貼り合わせた後、不活性ガス雰囲気中で、約500~600℃、好ましくは約400℃ で1回目の熱処理をする。こうすることにより、接患層 42とSiC基板41とが接着される

【0052】 続いて、図18に示すように、サファイア 基版49を機械的研磨により除去する。このとき、 目の熱処理により接着層42とSIC基板41とが接着 されているため、サファイア基板49を除去する際、接 港層42とSiC基版41とが接着界面で剥離すること を回避できる。次に、不活性ガス雰囲気中で、約700 ~800℃で2回目の熱処理をする。

【0053】この後、バッファ層50を除去し、図19 に示すように、接来層42上にn-クラッド層43、n-ガイド層44、活性層45、p-ガイド層46、p-クラッド層47、コンタクト層48が順次形成される。 【0064】次に、図14に示すように、表面電極5 5、裏面電極56が形成される。

【0065】第4の実施形態によれば、500~600 でで1回目の熱処理により接着層42とSiC基板41 とを接着し、この後サファイア基板49及びパッファ層 50を除去し、100~800℃で2回目の熱処理をし ている。このため、SiC基板41及び接着層42に発 生する応力を低減し、 転位及びクラックが発生すること を回避できる。さらに、アモルファスパッファ暦を介さ ずに、SiC基板21上にGaNを使用した半導体素子 を形成できる。よって、発光素子の動作電圧を低減でき

【0066】 (第5の実施形態) 第5の実施形態は第4 の実施形態の変形例である。すなわち、半導体素子の構造については第4の実施形態と同様であり、製造方法の みが異なる。このため、秦子梯造についての説明は省略 し、以下、図16乃至図19を参照して製造方法につい て説明する。

【0067】図16に示すように、サファイア基板49 上に厚さが例えば口、1pmのZnOバッファ屠51を 高周波スパッタリングにより形成する。このとき、原料 (ターゲット) として焼結されたてn0を用いる。次 に、バッファ暦51上に、HVPE(Hydride Vapor Ph ase Epitaxy)またはMOCVDにより、約1000℃

で厚さが例えば5~30μmのn - GeNによる接着層 42を形成する。HVPEの際、原料として例えばG8 (ガリウム)、HCI(塩化水素ガス)、NH4(アン モニアガス)を用い、キャリアガスとして笠衆を用い、

不純物としてシランを用いる。 【0068】次に、図17に示すように接着層42上に SiC基板41を室温で貼り合わせた後、不活性ガス雰 囲気中で、約500~600℃で1回目の熱処理をす

【0059】 銃いて、図18に示すように、サファイア 萎栃49を機械的研磨及びエッチングにより除去する。 この後、不活性ガス雰囲気中で、約700~800℃で 2回目の無処理をし、続いてパッファ暦5 1 が除去され る。この後の工程については、第4の実施形態と同じで あるため、説明は省略する。

【0070】上記第5の実施形態によれば、第4の実施 形態と同様の効果を得られる。すなわち、SiC基板4 1及び接毛暦42に転位及びクラックが発生することな く、アモルファスパッファ層を介さずに、SiC基板2 1上にGaNを使用した半導体衆子を形成できる。

【0071】 (第6の実施形態) 第6の実施形態は第4 の実施形態の変形例である。 すなわち、半導体素子の排 造については第4の実施形態と同様であ り、製造方法の みが異なる。このため、衆子構造についての説明は省略 し、以下、図20乃至図23を参照して製造方法につい て説明する。

【0072】図20に示すように、サファイア基板49 上に厚さが例えばり、05μmのAINによるバッファ 磨52を約500℃のMO.CV Dにより形成し、このバ ッファ辯52上に導きが例えば2ヵmのn - Ga Nによ るパッファ尼53を約1000でのMOCVDにより形 成する。次に、パッファ暦53上にSiO2によるストライプ暦54を形成する。

【〇〇73】図21はストライプ層54を上面から見た 平面図である。図21において、54aはSiΟ2によるストライプである。 もストライプの幅は例えば3μ m であり、高さは例えば0・1μm であり、もストライプ 相互の間職は例えば9μmである。 このストライプ雇う 相互の同様は例えばらりかぐめる。 こりストライノを3 4は、例えばスパッタリングによりバッファ唇53上の 全面にちiの2層を形成し、この後、所定のパターンを 用い、リソグラフィ工程により形成される。 【0074】続いて、図20に示すように、厚さが例え ば5~30μmのn-GaN接差層42を約1000℃

のMOCVDまたはHVPEにより形成する。

【0075】次に、図22に示すように接着層42上に SIC基版41を室温で貼り合わせた後、不活性ガス季 囲気中において、約500~600℃で1回目の熱処理 をする.

【0076】 続いて、図23に示すように、サファイア 基板49、パッファ暦52、53、ストライプ暦54を

機械的研磨及びエッチングにより除去する。この後、不 活性ガス雰囲気中において、約700~800℃で2回 目の熱処理をする。この後の工程については、第4の実 施形態と同じであるため、説明は省略する。

【0077】上記第6の実施形態によれば、第4の実施 形態と同様の効果を得られる。すなわち、SiC装板4 1及び接着層42に転位及びクラックが発生することな く、アモルファスバッファ層を介さずに、SiC基板2 1上にGaNを使用した半導体衆子を形成できる。

【0078】その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。

[0079]

【発明の効果】以上、詳述したように本発明によれば、 基板上にこの基板と格子定数の異なる半導体層を形成 し、熱処理により発生する応力を低減できる半導体素子 の製造方法を提供できる。

[図面の簡単な説明]

[図1] 本発明に係る半導体素子の第1の実施形態の製造方法を示す図。

[図2] 本発明に係る半導体条子の第1の実施形態の製造方法を示す図。

道方法を示す図。 【図3】本発明に係る半導体素子の第1の実施形態の製 【製土は ホテオ図

造方法を示す図。 【図 4】 本発明に係る半導体素子の第 1 の実施形態の製

造方法を示す図。 【図5】 G a P半導体層に対する熱処理温度とX R Dに

【図5】GaP半導体層に対する熱処理温度とXRDによる半値幅との関係を示す図。

【図 6】 本発明に係る半導体素子の第2の実施形態を示す図。

【図7】図6に示す半導体素子の製造方法を示す図。 【図8】図6に示す半導体素子の製造方法を示す図。

【図9】図6に示す半導体素子の製造方法を示す図。

【図10】本発明に係る半導体素子の第3の実施形態を示す図。

【図 1 1】図 1 0 に示す半導体素子の製造方法を示す 図・

【図12】図10に示す半導体素子の製造方法を示す 図・

【図 1 3】図 1 0 に示す半導体素子の製造方法を示す 図。

【図14】本発明に係る半導体素子の第4、第5の実施

形態を示す図。

【図 15】図 14に示す半導体素子の多重量子井戸構造 の活性層を示す図。

【図 16】図 14に示す半導体素子の製造方法を示す 図.

図17]図14に示す半導体素子の製造方法を示す 図

【図 19】図 14に示す半導体素子の製造方法を示す 図・

【図20】 本発明に係る半導体素子の第6の実施形態の 製造方法を示す図。

[図21] 本発明に保る半導体素子の第6の実施形態の 製造方法を示す図。

【図22】 本発明に係る半導体素子の第6の実施形態の 製造方法を示す図。

【図23】本発明に係る半導体衆子の第5の実施形態の 製造方法を示す図。

【図24】従来の半導体素子の構造を示す図。

[図25] 従来の半導体素子の製造方法を示す図。

【図26】従来の半導体素子の製造方法を示す図。 【符号の説明】

1 ··· p型G e P基板、

2…第2接著層、

3…第1接著層、

4…p-クラッド層、

5…活性層、

6…n-クラッド層、

7…発光層、

8…電流拡散層、

9…コンタクト層、

10…表面細線電極、

11…裏 面電極、


12…GsAs基板


13… バッファ磨、


14…第1の半導体層、


15…第2の半導体層、 16…電流ブロック層、


1 フ…カバー層。












































































フロントページの試き

Fターム(参考) 5F041 AAO3 AA40 CA33 CA34 CA35 CA37 CA40 CA65 CA73 CA74 CA77 CB33